하드웨어 RTL 설계 및 디지털 논리회로 스터디 노트입니다.
Verilog, SystemVerilog를 활용한 RTL(Register Transfer Level) 설계, 디지털 논리회로 이론, 그리고 타이밍 분석에 관한 지식을 정리합니다.
아직 작성된 글이 없습니다.
리눅스 서버 구성 완료, 블로그 운영 기반 설정 완료