RTL Design
Verilog, SystemVerilog를 활용한 RTL(Register Transfer Level) 설계, 디지털 논리회로 이론, 그리고 타이밍 분석에 관한 지식을 정리합니다.
Related Posts
아직 작성된 글이 없습니다.
Verilog, SystemVerilog를 활용한 RTL(Register Transfer Level) 설계, 디지털 논리회로 이론, 그리고 타이밍 분석에 관한 지식을 정리합니다.
아직 작성된 글이 없습니다.